## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-326881

(43) Date of publication of application: 08.12.1998

(51) Int. Cl.

H01L 27/115 H01L 21/8234 H01L 27/06 H01L 27/10 H01L 21/8247 H01L 29/788 H01L 29/792

(21) Application number: 10-098445

(71) Applicant : SEIKO EPSON CORP

(22) Date of filing:

26. 03. 1998

(72) Inventor: FURUHATA TOMOYUKI

(30) Priority

Priority number: 09 76236

Priority date : 27.03.1997


Priority country: JP

### (54) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the production process of a nonvolatile semiconductor memory device by a method, wherein the tunnel insulating film of a storage element and the first gate insulating film of a first field-effect transistor are simultaneously formed.

SOLUTION: A tunnel oxide film 14 is formed on the main surface of a silicon substrate 10 located at a storage element formation region 56 and a floating gate 20, and a dielectric film 22 and a control gate 24 are laminated sequentially on the film 14 so as to form a source 30 and a drain 32 in the main surface of the substrate 10 to hold this laminated structure between them. At the same time, with a gate oxide film 16 formed on the main surface of the substrate 10 located at a lowwithstand voltage transistor formation region 58, a gate oxide film 18 is formed on the main surface of the substrate 10 located at a high-withstand



voltage transistor formation region 60. As a result, the simplification for the production process of a nonvolatile semiconductor memory device can be made.

LEGAL STATUS

[Date of request for examination]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

## (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-326881

(43)公開日 平成10年(1998)12月8日

(51) Int.Cl. <sup>6</sup>		離別記号		FΙ						
H01L	27/115			H 0	1 L 2	27/10		434		
	21/8234							481		
	27/06				2	27/06		102C		
	27/10	481			2	29/78		371		
	21/8247									
			審查請求	未請求	請求其	頁の数21	FD	(全 13 頁)	最終頁に続く	
(21)出願番号	<b>}</b>	<b>特願平</b> 10-98445		(71)出顧人 000002369			369			
(22)出顧日		平成10年(1998) 3月26日				東京都	新宿区	ソン株式会社 西新宿 2 丁目		
(31)優先権主張番号		特願平9-76236		(72)	発明者	古畑 智之 長野県諏訪市大和3丁目3番5号 セイコ				

平 9 (1997) 3 月27日 ーエプソン株式会社内 日本(JP) (74)代理人 弁理士 井上 一 (外2名)

### (54) 【発明の名称】 不揮発性半導体記憶装置及びその製造方法


### (57)【要約】

(32)優先日

(33)優先権主張国

【課題】 記憶素子と低耐圧トランジスタとを備えた不 揮発性半導体記憶装置において、製造工程の簡略化を図 ることができる方法を提供すること。

【解決手段】 記憶素子のトンネル酸化膜14と低耐圧 トランジスタのゲート酸化膜16と同時に形成してい る。



1

#### 【特許請求の範囲】

 $\mathbf{t}_{\mathbf{t}}$ 

【請求項1】 コントロールゲート及びフローティング ゲートを有する記憶素子と、第1のゲート電極を有する 第1の電界効果トランジスタと、を含む不揮発性半導体 記憶装置の製造方法であって、

半導体基板の主表面に、前記主表面を第1の領域と第2 の領域とに分ける第1の素子分離絶縁膜を形成する工程 と、

前記第1の領域に前記記憶素子のトンネル絶縁膜を形成 し、同時に前記第2の領域に前記第1の電界効果トラン ジスタの第1のゲート絶縁膜を形成する工程と、

前記トンネル絶縁膜及び前記第1のゲート絶縁膜の上 に、第1の導電体膜を形成する工程と、

前記第1の領域にある前記第1の導電体膜の上に、前記 記憶素子の誘電体膜となる第1の絶縁膜を形成する工程 と、

前記第1の領域にある前記第1の絶縁膜の上及び前記第 2の領域にある前記第1の導電体膜の上に、第2の導電 体膜を形成する工程と、

前記第2及び第1の導電体膜を選択的に除去して、前記 第1の領域に前記コントロールゲート及び前記フローテ ィングゲート並びに前記第2の領域に前記第2及び第1 の導電体膜の積層構造を含む前記第1のゲート電極を形 成する工程と、を備えた不揮発性半導体記憶装置の製造 方法。

#### 【請求項2】 請求項1において、

前記第1の絶縁膜を形成する工程は、

前記第2の領域にある前記第1の導電体膜の上に、前記 第1の絶縁膜を形成する工程と、

前記第2の領域にある前記第1の導電体膜の上の前記第 1の絶縁膜を選択的に除去し、前記第2の領域にある前 記第1の導電体膜を露出する工程と、を含み、

前記第2の導電体膜を形成する工程は、前記第2の導電 体膜が、露出した前記第1の導電体膜と接触するように 形成する工程を含む、不揮発性半導体記憶装置の製造方 法。

#### 【請求項3】 請求項1において、

前記主表面は、さらに第3の領域を有し、

前記第1の導電体膜を形成する工程は、前記第1の導電 体膜を前記第3の領域に形成する工程を含み、

前記第1の絶縁膜を形成する工程は、

前記第1の絶縁膜を前記第2及び第3の領域にある前記 第1の導電体膜の上に形成する工程と、

前記第3の領域にある前記第1の導電体膜の上の前記第 1の絶縁膜を選択的に除去し、前記第3の領域にある前 記第1の導電体膜を露出する工程と、を含み、

前記第2の導電体膜を形成する工程は、前記第2の導電 体膜を前記第3の領域に形成し、前記第3の領域で前記 第1の導電体膜と前記第2の導電体膜とを電気的に接続 させる工程を含み、

前記第1のゲート電極を形成する工程は、前記第1のゲ ート電極を構成する前記第2及び第1の導電体膜は、前 記第3の領域で電気的に接続され、

前記第2の領域に、間に前記第1の絶縁膜を挟んだ前記 第2及び第1の導電体膜の積層構造を含む前記第1のゲ ート電極を形成する工程を含む、不揮発性半導体記憶装 置の製造方法。

【請求項4】 請求項3において、

前記第3の領域に、第2の素子分離絶縁膜を形成する工 10 程を含み、

前記第1のゲート電極を構成する前記第2及び第1の導 電体膜が、前記第3の領域で電気的に接続される工程 は、前記第2の素子分離絶縁膜の上で行うことを含む、 不揮発性半導体記憶装置の製造方法。

【請求項5】 請求項1、2、3または4において、 前記トンネル絶縁膜及び前記第1のゲート絶縁膜を形成 する工程は、前記トンネル絶縁膜の厚みと前記第1のゲ ート絶縁膜の厚みが同じであることを含む、不揮発性半 導体記憶装置の製造方法。

20 【請求項6】 請求項5において、

> 前記トンネル絶縁膜及び前記第1のゲート絶縁膜を形成 する工程は、厚みが 7~17 nmの前記トンネル絶縁膜 及び前記第1のゲート絶縁膜を形成する工程を含む、不 揮発性半導体記憶装置の製造方法。

> 【請求項7】 請求項1、2、3、4、5または6にお いて.

> 同じ動作電圧の前記記憶素子と前記第1の電界効果トラ ンジスタとを形成する工程を含む、不揮発性半導体記憶 装置の製造方法。

【請求項8】 請求項7において、

前記動作電圧は1.5~5Vを含む、不揮発性半導体記 憶装置の製造方法.

【請求項9】 請求項1、2、3、4、5、6、7また は8において

前記第1の電界効果トランジスタは、Yゲート、センス アンプ、入出力バッファ、Xアドレスデコーダ、Yアド レスデコーダ、アドレスバッファ及びコントロールロジ ックのうち、少なくともいずれか一つの回路に含まれ る、不揮発性半導体記憶装置の製造方法。

40 【請求項10】 請求項1、2、3、4、5、6、7、 8または9において、

前記主表面は、さらに第4の領域を有し、

前記第1の絶縁膜を形成する工程の後に、

前記第4の領域に、第2の電界効果トランジスタの第2 のゲート絶縁膜を形成する工程を含み、

前記第2の導電体膜を形成する工程は、前記第2の導電 体膜を前記第4の領域にある前記第2のゲート絶縁膜の 上に形成する工程を含み、

前記第1の領域に前記コントロールゲート及び前記フロ 50 ーティングゲート並びに前記第2の領域に前記第2及び

3

第1の導電体膜の積層構造を含む前記第1のゲート電極を形成する工程は、前記第2の導電体膜を選択的に除去し、前記第4の領域に前記第2の電界効果トランジスタの第2のゲート電極を形成する工程を含む、不揮発性半導体記憶装置の製造方法。

【請求項11】 請求項10において、

前記第2のゲート絶縁膜を形成する工程は、

前記トンネル絶縁膜及び前記第1のゲート絶縁膜の厚み と異なる厚みの前記第2のゲート絶縁膜を形成する工程 を含む、不揮発性半導体記憶装置の製造方法。

【請求項12】 請求項11において、

前記第2のゲート絶縁膜を形成する工程は、

前記トンネル絶縁膜及び前記第1のゲート絶縁膜の厚みより、大きな厚みの前記第2のゲート絶縁膜を形成する 工程を含む、不揮発性半導体記憶装置の製造方法。

【請求項13】 請求項10、11または12において、

前記第2のゲート絶縁膜を形成する工程は、厚みが15 ~40nmの前記第2のゲート絶縁膜を形成する工程を 含む、不揮発性半導体記憶装置の製造方法。

【請求項14】 請求項10、11、12または13に おいて

前記第2の電界効果トランジスタの形成工程は、前記記憶素子及び前記第1の電界効果トランジスタの動作電圧と異なる動作電圧の前記第2の電界効果トランジスタを形成する工程を含む、不揮発性半導体記憶装置の製造方法

【請求項15】 請求項14において、

前記第2の電界効果トランジスタの動作電圧は、5~1 5Vを含む、不揮発性半導体記憶装置の製造方法。

【請求項16】 請求項10、11、12、13、14 または15において、

前記第2の電界効果トランジスタは、書き込み/消去回路及び昇圧回路に含まれる、不揮発性半導体記憶装置の製造方法。

【請求項17】 その主表面に、第1、第2、第3及び第4の領域を有する半導体基板と、コントロールゲート及びフローティングゲートを有する記憶素子と、第1のゲート電極を有する第1の電界効果トランジスタと、第2のゲート電極を有する第2の電界効果トランジスタと、を含む不揮発性半導体記憶装置の製造方法であって、

前記主表面に、前記主表面を前記第1の領域と前記第2 の領域とに分ける第1の素子分離絶縁膜を形成する工程 レ

前記第1の領域に前記記憶素子のトンネル絶縁膜を形成し、同時に前記第2の領域に前記第1の電界効果トランジスタの第1のゲート絶縁膜を形成する工程と、

前記トンネル絶縁膜、前記第1のゲート絶縁膜及び前記第3の領域の上に、第1の導電体膜を形成する工程と、

前記第1の領域にある前記第1の導電体膜の上に、前記記憶素子の誘電体膜となる第1の絶縁膜を形成する工程と、

前記第2及び前記第3の領域にある前記第1の導電体膜の上並びに前記第4の領域の上に、前記第4の領域において前記第2の電界効果トランジスタの第2のゲート絶縁膜となる第2の絶縁膜を形成する工程と、

前記第3の領域にある前記第1の導電体膜の上の前記第 2の絶縁膜を選択的に除去し、前記第3の領域にある前 10 記第1の導電体膜を露出する工程と、

前記第1の領域にある前記第1の絶縁膜の上、前記第2 の領域にある前記第2の絶縁膜の上、前記第3の領域に ある前記第1の導電体膜の上及び前記第4の領域にある 前記第2の絶縁膜の上に、第2の導電体膜を形成する工 程と、

前記第2の導電体膜を形成する工程は、前記第3の領域 で前記第1の導電体膜と前記第2の導電体膜とを電気的 に接続させる工程を含み、

さらに、

20 前記第2及び第1の導電体膜を選択的に除去して、前記 第1の領域に、前記コントロールゲート及び前記フロー ティングゲート、前記第2の領域に、間に前記第2の絶 縁膜を挟んだ前記第2及び第1の導電体膜の積層構造を 含み、かつ前記第2の導電体膜と前記第1の導電体膜と が前記第3の領域で電気的に接続されている前記第1の ゲート電極並びに前記第4の領域に、前記第2の導電体 膜を含む前記第2のゲート電極を形成する工程を備えた 不揮発性半導体記憶装置の製造方法。

【請求項18】 情報の記憶を電荷の蓄積によりおこな 30 う不揮発性半導体記憶装置であって、

主表面を有する半導体基板と、

前記主表面を第1の領域と第2の領域とに分ける第1の 素子分離絶縁膜と、

前記第1の領域に形成され、トンネル絶縁膜、フローティングゲート、誘電体膜、コントロールゲートが積層された構造を有する記憶素子と、

前記第2の領域に形成され、第1のゲート絶縁膜、第1 のゲート電極が積層された構造を有する第1の電界効果 トランジスタと、

40 を備え、

前記第1のゲート絶縁膜の厚みは、前記トンネル絶縁膜 の厚みと同じであり、

前記第1のゲート電極の厚みは、前記フローティングゲートの厚み+前記コントロールゲートの厚みと同じである、不揮発性半導体記憶装置。

【請求項19】 請求項18において、

前記第1のゲート電極は、下層電極と上層電極とを積層 した構造であり、

前記下層電極と前記上層電極とが接触している、不揮発 50 性半導体記憶装置。 5

【請求項20】 請求項18において、

前記主表面は、さらに第3の領域を有し、

前記第1のゲート電極は、下層電極と上層電極との間に 絶縁膜を挟んだ構造であり、

前記下層電極と前記上層電極とは、前記第3の領域で電 気的に接続されている、不揮発性半導体記憶装置。

【請求項21】 請求項18、19または20において、

前記主表面は、さらに第4の領域を有し、

前記第4の領域に形成され、前記第1のゲート絶縁膜及び前記トンネル絶縁膜の厚みと異なる厚みの第2のゲート絶縁膜と、第2のゲート電極とが積層された構造を有する第2の電界効果トランジスタを備えた不揮発性半導体記憶装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、情報の記憶を電荷の蓄積により行う不揮発性半導体記憶装置の製造方法に関するものであり、特に、記憶素子と電界効果トランジスタとが同一の半導体基板上に形成された不揮発性半導体記憶装置の製造方法及びその製造方法により製造された不揮発性半導体記憶装置に関するものである。

#### [0002]

【背景技術】フローティングゲートとコントロールゲートを備えた記憶素子を有する不揮発性半導体記憶装置として、例えばフラッシュメモリがある。このフラッシュメモリは、記憶素子を行列状に配置したメモリセルアレイと周辺回路とを同一の半導体基板上に形成した構造をしている。記憶素子は、トンネル酸化膜、フローティングゲート、誘電体膜、コントロールゲートを積層した構造をしており、トンネル酸化膜の厚みは、一般に、7~12nmである。周辺回路は、厚さ7~20nmのゲート酸化膜を有する低耐圧トランジスタを含むセンスアンプ等の回路と、厚さ15~40nmのゲート酸化膜を有する高耐圧トランジスタを含む書き込み/消去回路及び昇圧回路とに分けられる。

#### [0003]

【発明が解決しようとする課題】このように従来の不揮発性半導体記憶装置においては、メモリセルアレイを構成する記憶素子のトンネル酸化膜の厚みと周辺回路を構成する電界効果トランジスタのゲート酸化膜の厚みが異なっていたため、不揮発性半導体記憶装置製造工程において、トンネル酸化膜の形成工程とゲート酸化膜の形成工程とを分けて行わなければならず、製造工程を増やす原因となっていた。

【0004】この発明は係る従来の問題点を解決するためになされたものである。この発明の目的は、製造工程を減らすことができる不揮発性半導体記憶装置の製造方法及びその製造方法により製造された不揮発性半導体記憶装置を提供することである。

[0005]

【課題を解決するための手段】この発明に従う不揮発性 半導体記憶装置の製造方法は、フローティングゲート及 びコントロールゲートを有する記憶素子と、第1のゲー ト電極を有する第1の電界効果トランジスタと、を含む 不揮発性半導体記憶装置の製造方法である。この発明に 従う不揮発性半導体記憶装置の製造方法は、以下の工程 を備える。半導体基板の主表面に、主表面を第1の領域 と第2の領域とに分ける第1の素子分離絶縁膜を形成す 10 る工程と、第1の領域に記憶素子のトンネル絶縁膜を形 成し、同時に第2の領域に第1の電界効果トランジスタ の第1のゲート絶縁膜を形成する工程と、トンネル絶縁 膜及び第1のゲート絶縁膜の上に、第1の導電体膜を形 成する工程と、第1の領域にある第1の導電体膜の上 に、記憶素子の誘電体膜となる第1の絶縁膜を形成する 工程と、第1の領域にある第1の絶縁膜の上及び第2の 領域にある第1の導電体膜の上に、第2の導電体膜を形 成する工程と、第2及び第1の導電体膜を選択的に除去 して、第1の領域にコントロールゲート及びフローティ ングゲート並びに第2の領域に第2及び第1の導電体膜 の積層構造を含む第1のゲート電極を形成する工程と、 を備える。

【0006】この発明に従う不揮発性半導体記憶装置の 製造方法は、記憶素子のトンネル絶縁膜と第1の電界効 果トランジスタの第1のゲート絶縁膜とを同時に形成し ているので、別々に形成していた従来に比べ、製造工程 を減らすことができる。

【0007】また、第1の電界効果トランジスタの第1のゲート絶縁膜形成直後に、第1のゲート絶縁膜は第1の導電体膜で覆われる。よって、第1のゲート絶縁膜は、後工程(例えば、ONO膜エッチング)における洗浄液やプラズマ(Process Induced Charge)に曝されないため、その膜質を向上することができる。第1の電界効果トランジスタとして、例えば、低耐圧トランジスタの場合、ゲート絶縁膜は薄膜(~7nm)であるため、膜質要求は厳しい。よって、上記効果は低耐圧トランジスタの場合、特に有効である

【0008】また、コントロールゲート、フローティングゲート及び第1のゲート電極を形成する工程前まで、素子分離絶縁膜の端が第1の導電体膜で覆われているため、素子分離絶縁膜端形状の制御が容易であり、それに起因した問題(エッチング後における素子分離絶縁膜端での膜残り、ゲート絶縁膜Qbdの低下等)を回避することができる。

【0009】この発明に従う不揮発性半導体記憶装置の 製造方法の好ましい態様として、以下の態様がある。第 1の絶縁膜を形成する工程は、第2の領域にある第1の 導電体膜の上に、第1の絶縁膜を形成する工程と、第2 の領域にある第1の導電体膜の上の第1の絶縁膜を選択 的に除去し、第2の領域にある第1の導電体膜を露出する工程と、を含む。第2の導電体膜を形成する工程は、第2の導電体膜が、露出した第1の導電体膜と接触するように形成する工程を含む。

【0010】この態様は、第2の領域において、第2の 導電体膜が露出した第1の導電体膜と接触するように形成している。よって、第1の電界効果トランジスタの第 1のゲート電極は、第1の導電体膜の上に直接第2の導 電体膜が乗った形の第2及び第1の導電体膜の積層構造 をしている。

【0011】この発明に従う不揮発性半導体記憶装置の 製造方法のさらに好ましい態様として、以下の態様があ る。主表面は、さらに第3の領域を有する。第1の導電 体膜を形成する工程は、第1の導電体膜を第3の領域に 形成する工程を含む。第1の絶縁膜を形成する工程は、 第1の絶縁膜を第2及び第3の領域にある第1の導電体 膜の上に形成する工程と、第3の領域にある第1の導電 体膜の上の第1の絶縁膜を選択的に除去し、第3の領域 にある第1の導電体膜を露出する工程とを含む。第2の 導電体膜を形成する工程は、第2の導電体膜を第3の領 域に形成し、第3の領域で第1の導電体膜と第2の導電 体膜とを電気的に接続させる工程を含む。第1のゲート 電極を形成する工程は、第1のゲート電極を構成する第 2及び第1の導電体膜は、第3の領域で電気的に接続さ れ、第2の領域に、間に第1の絶縁膜を挟んだ第2及び 第1の導電体膜の積層構造を含む第1のゲート電極を形 成する工程を含む。

【0012】この態様においては、第1の電界効果トランジスタの第1のゲート電極を構成する第2及び第1の 導電体膜の電気的接続を、第3の領域で行っている。よって、第1のゲート電極は、第1の導電体膜と第2の 電体膜との間に第1の絶縁膜が挟まった構造をしている。この態様において、間に第1の絶縁膜を挟んだ第2 及び第1の導電体膜の積層構造を含む第1のゲート電極を形成しているので、コントロールゲート及びフローティングゲートの積層構造の形成工程と、第1のゲート電極形成工程とが、全く同一となり、第1のゲート電極形成を簡易にできる。

【0013】この発明に従う不揮発性半導体記憶装置の製造方法のさらに好ましい態様として、第3の領域に、第2の素子分離絶縁膜を形成する工程を含む。そして、第1のゲート電極を構成する第2及び第1の導電体膜が、第3の領域で電気的に接続される工程は、第2の素子分離絶縁膜の上で行うことを含む。この態様においては、第1のゲート電極を構成する第2及び第1の導電体膜の電気的接続は、第2の素子分離絶縁膜の上で行っている。素子分離絶縁膜の上は、活性領域に比べ、面積的に余裕がある。よって素子分離絶縁膜の上において、第1の導電体膜の幅を大きくすることができる。従って、第1の導電体膜と第2の導電体膜とを電気的に接続され

るために、第1の導電体膜の上の第1の絶縁膜に、コンタクトホールを形成する際、マスク合わせに余裕ができる

【0014】この発明に従う不揮発性半導体記憶装置の 製造方法のさらに好ましい態様として、トンネル絶縁膜 及び第1のゲート絶縁膜を形成する工程は、トンネル絶 縁膜の厚みとゲート絶縁膜の厚みが同じであることを含 また。

【0015】この発明に従う不揮発性半導体記憶装置の 10 製造方法のさらに好ましい態様として、トンネル絶縁膜 及び第1のゲート絶縁膜を形成する工程は、厚みが7~ 17nmのトンネル絶縁膜及び第1のゲート絶縁膜を形 成する工程を含む。

【0016】この発明に従う不揮発性半導体記憶装置の 製造方法のさらに好ましい態様として、同じ動作電圧の 記憶素子と第1の電界効果トランジスタとを形成する工 程を含む。この動作電圧としては例えば1.5~5 Vが ある。

【0017】この発明に従う不揮発性半導体記憶装置の 製造方法のさらに好ましい態様として、第1の電界効果 トランジスタを、Yゲート、センスアンプ、入出力バッファ、Xアドレスデコーダ、Yアドレスデコーダ、少ななともいずれか1つの回路に含まれる。これらの回路に含まれる電界効果トランジスタは低耐圧のトランジスタである。不揮発性半導体記憶装置の低消費電力化の要請により、低耐圧トランジスタの動作電圧が小さくなっている。これに伴い低耐圧トランジスタのゲート絶縁膜の厚みも小さくなってきており、記憶素子のトンネル絶縁膜の厚みと同じにすることができる。よってこの発明に従う不揮発性半導体記憶装置の製造方法は、記憶素子と低耐圧トランジスタとを同一の半導体基板上に形成する場合に応用することができる。

【0018】この発明に従う不揮発性半導体記憶装置の 製造方法のさらに好ましい態様として、以下の態様があ る。主表面は、さらに第4の領域を有する。第1の絶縁 膜を形成する工程の後に、第4の領域に、第2の電界効 果トランジスタの第2のゲート絶縁膜を形成する工程を 含む。第2の導電体膜を形成する工程は、第2の導電体 膜を第4の領域にある第2のゲート絶縁膜の上に形成す る工程を含む。第1の領域にコントロールゲート及びフローティングゲート並びに第2の領域に第2及び第1の 導電体膜の積層構造を含む第1のゲート電極を形成する 工程は、第2の導電体膜を選択的に除去し、第4の領域 に第2の電界効果トランジスタの第2のゲート電極を形成する 成する工程を含む。

【0019】この態様は、記憶素子のトンネル絶縁膜及び第1の電界効果トランジスタの第1のゲート絶縁膜を形成後、第4の領域に、第2の電界効果トランジスタの第2のゲート絶縁膜を形成し、その後第2のゲート絶縁

膜の上に形成された第2の導電体膜を選択的に除去し、第2の電界効果トランジスタの第2のゲート電極を形成している。すなわち、記憶素子のトンネル絶縁膜及び第1の電界効果トランジスタの第1のゲート絶縁膜の形成工程と、第2の電界効果トランジスタの第2のゲート絶縁膜の形成工程とを異ならしめている。よって、第2の電界効果トランジスタの第2のゲート絶縁膜は、要求される最適な厚みや材質にすることができる。

【0020】この発明に従う不揮発性半導体記憶装置の 製造方法のさらに好ましい態様として、第2のゲート絶 縁膜を形成する工程を、トンネル絶縁膜及び第1のゲー ト絶縁膜の厚みと異なる厚みの第2のゲート絶縁膜を形 成する工程を含む。

【0021】この発明に従う不揮発性半導体記憶装置の 製造方法のさらに好ましい態様として、以下の工程があ る。第2のゲート絶縁膜を形成する工程は、トンネル絶 縁膜及び第1のゲート絶縁膜の厚みより、大きな厚みの 第2のゲート絶縁膜を形成する工程を含む。

【0022】この発明に従う不揮発性半導体記憶装置の 製造方法のさらに好ましい態様として、以下の工程があ る。第2のゲート絶縁膜を形成する工程は、厚みが15 ~40nmの第2のゲート絶縁膜を形成する工程を含 む。

【0023】この発明に従う不揮発性半導体記憶装置の 製造方法のさらに好ましい態様として、以下の態様があ る。第2の電界効果トランジスタの形成工程は、記憶素 子及び第1の電界効果トランジスタの動作電圧と異なる 動作電圧の第2の電界効果トランジスタを形成する工程 を含む。このような動作電圧として例えば5~15 Vが ある。

【0024】この発明に従う不揮発性半導体記憶装置の 製造方法のさらに好ましい態様として、以下の態様があ る。第2の電界効果トランジスタは、書き込み/消去回 路及び昇圧回路に含まれる。書き込み/消去回路及び昇 圧回路中の電界効果トランジスタは高耐圧トランジスタ が用いられる。この発明は、同一半導体基板の上に、記 憶素子、低耐圧トランジスタ及び高耐圧トランジスタを 形成する場合に応用することができる。

【0025】この発明に従う不揮発性半導体記憶装置の製造方法は、その主表面に、第1、第2、第3及び第4の領域を有する半導体基板と、コントロールゲート及びフローティングゲートを有する記憶素子と、第1のゲート電極を有する第1の電界効果トランジスタと、第2のゲート電極を有する第2の電界効果トランジスタと、を含む不揮発性半導体記憶装置の製造方法でる。この発明に従う不揮発性半導体記憶装置の製造方法は、以下の工程を備える。主表面に、主表面を第1の領域と第2の領域に記憶素子のトンネル絶縁膜を形成し、同時に第2の領域に第1の電界効果トランジスタの第1のゲ

ート絶縁膜を形成する工程と、トンネル絶縁膜、第1の ゲート絶縁膜及び第3の領域の上に、第1の導電体膜を 形成する工程と、第1の領域にある第1の導電体膜の上 に、記憶素子の誘電体膜となる第1の絶縁膜を形成する 工程と、第2及び第3の領域にある第1の導電体膜の上 並びに第4の領域の上に、第4の領域において第2の電 界効果トランジスタの第2のゲート絶縁膜となる第2の 絶縁膜を形成する工程と、第3の領域にある第1の導電 体膜の上の前記第2の絶縁膜を選択的に除去し、第3の 領域にある第1の導電体膜を露出する工程と、第1の領 域にある第1の絶縁膜の上、第2の領域にある第2の絶 縁膜の上、第3の領域にある第1の導電体膜の上及び第 4の領域にある第2の絶縁膜の上に、第2の導電体膜を 形成する工程と、を備える。第2の導電体膜を形成する 工程は、第3の領域で第1の導電体膜と第2の導電体膜 とを電気的に接続させる工程を含む。さらに、第2及び 第1の導電体膜を選択的に除去して、第1の領域に、コ ントロールゲート及びフローティングゲート、第2の領 域に、間に第2の絶縁膜を挟んだ第2及び第1の導電体 膜の積層構造を含み、かつ第2の導電体膜と第1の導電 体膜とが第3の領域で電気的に接続されている第1のゲ ート電極並びに第4の領域に、第2の導電体膜を含む第 2のゲート電極を形成する工程を備えている。

10

【0026】この発明に従う不揮発性半導体記憶装置の 製造方法は、記憶素子のトンネル絶縁膜と第1の電界効 果トランジスタのゲート絶縁膜と同時に形成しているの で、別々に形成していた従来に比べ、製造工程を減らす ことができる。また、記憶素子のトンネル絶縁膜及び第 1の電界効果トランジスタの第1のゲート絶縁膜の形成 30 工程と、第2の電界効果トランジスタの第2のゲート絶 縁膜の形成工程とを異ならしめている。よって、第2の 電界効果トランジスタの第2のゲート絶縁膜は、要求さ れる最適な厚みや材質にすることができる。

【0027】この発明に従う不揮発性半導体記憶装置は、情報の記憶を電荷の蓄積により行う不揮発性半導体記憶装置であって、主表面を有する半導体基板と、主表面を第1の領域と第2の領域とに分ける第1の素子分離絶縁膜と、第1の領域に形成され、トンネル絶縁膜、フローティングゲート、誘電体膜、コントロールゲートが積層された構造を有する記憶素子と、第2の領域に形成され、第1のゲート絶縁膜、第1のゲート電極が積層された構造を有する第1の電界効果トランジスタと、を備える。第1のゲート絶縁膜の厚みは、トンネル絶縁膜の厚みと同じである。第1のゲート電極の厚みは、フローティングゲートの厚み+コントロールゲートの厚みと同じである。第1のゲートの厚み+コントロールゲートの厚みと同じである。第1のゲートの厚み+コントロールゲートの厚みと同じである。第1のゲートの厚み+コントロールゲートの厚みと同じである。第1のゲートの厚み+コントロールゲートの厚みと同じである。第1のゲートの厚み+コントロールゲートの厚みと同じである。第1のゲートの厚み+コントロールゲートの厚みと同じてある。第1のゲートの厚み+コントロールゲートの厚みと同じである。第1のゲートの厚み+コントロールゲートの厚み+コントロールゲートの厚みと同じな表表

【0028】この発明に従う不揮発性半導体記憶装置は、第1のゲート電極、例えば、低耐圧トランジスタのゲート電極が2層の導電体膜から構成される。したがって、導電体膜への不純物ドーピングの際の不純物の突き

抜けを防止でき、第1のゲート絶縁膜の膜質向上及び第 1のゲート電極直下の半導体基板不純物プロファイルの 高精度制御することができる。よって、高信頼性を有す る不揮発性半導体記憶装置を実現できる。

【0029】また、第1及び第2の導電体膜として、ポリシリコン膜を用いた場合、第1のゲート絶縁膜の膜質特性要求(第1のゲート絶縁膜と第1の導電体膜との界面に起因)及び金属シリサイドの特性要求(第2の導電体膜と金属シリサイドとの界面に起因)に対し、それぞれ、第1の導電体膜、第2の導電体膜により独立に最適化できる。

【0030】さらに、第1の電界効果トランジスタの第1のゲート電極の高さと、記憶素子の高さとが概ね同一となる。よって、その上に形成される層間絶縁膜の平坦性を向上させることができるこの発明に従う不揮発性半導体記憶装置の好ましい態様として、第1のゲート電極は、下層電極と上層電極とを積層した構造であり、下層電極と上層電極とが接触している。

【0031】この発明に従う不揮発性半導体記憶装置のさらに好ましい態様として、以下の態様がある。主表面は、さらに第3の領域を有する。第1のゲート電極は、下層電極と上層電極との間に絶縁膜を挟んだ構造である。下層電極と上層電極とは、第3の領域で電気的に接続されている。この発明に従う不揮発性半導体記憶装置のさらに好ましい態様は、下層電極と上層電極との間に絶縁膜を挟んだ構造であり、この絶縁膜により上記した不純物の突き抜けをさらに防止でき、第1のゲート絶縁膜の膜質向上及び第1のゲート電極直下の半導体基板不純物プロファイルの高精度制御することができる。よって、高信頼性を有する不揮発性半導体記憶装置を実現できる。

【0032】また、下層電極と上層電極との間に絶縁膜を挟んだ構造であるため、第1の電界効果トランジスタの第1のゲート電極の高さと、記憶素子の高さとが同一となる。よって、その上に形成される層間絶縁膜の平坦性を向上させることができる。

【0033】この発明に従う不揮発性半導体記憶装置のさらに好ましい態様として、以下の態様がある。主表面は、さらに第4の領域を有する。第2の電界効果トランジスタは、第4の領域に形成され、第1のゲート絶縁膜及びトンネル絶縁膜の厚みと異なる厚みの第2のゲート絶縁膜と、第2のゲート電極とが積層された構造を有する。

#### [0034]

【発明の実施の形態】この発明を適用することができる 不揮発性半導体記憶装置として、例えばフラッシュメモ リがある。図18はフラッシュメモリの一般的な構成を 示すプロック図である。フラッシュメモリは記憶素子が 行列状に配置されたメモリセルアレイ1と、Yゲート、 センスアンプ3と、入出力バッファ5と、Xアドレスデ コーダ 7 と、 Y アドレスデコーダ 9 と、 アドレスバッファ 1 1 と、コントロールロジック 1 3 とを含む。以下説明するこの発明の実施の形態は、フラッシュメモリにこの発明を適用した場合を説明するが、この発明はこれに限定されるわけではなく、フローティングゲート及びコントロールゲートを有する記憶素子と、第1のゲート電極を有する第1の電界効果トランジスタと、を含む不揮発性半導体記憶装置、例えば、 E P R O M、 E E P R O M、 フラッシュ E E P R O M (NOR型、NAND型、10 D I NOR型、AND型)等であればこの発明を適用することができる。

12

【0035】(第1形態)図1は、この発明に従う不揮 発性半導体記憶装置の製造方法の第1形態を用いて製造 した不揮発性半導体記憶装置の部分断面図である。半導 体基板の一例であるシリコン基板10の主表面は、フィ ールド酸化膜62,64,66,68によって、記憶素 子形成領域56、低耐圧トランジスタ形成領域58、高 耐圧トランジスタ形成領域60に分けられている。記憶 素子形成領域56は、図18に示すメモリセルアレイ1 20 に対応している。低耐圧トランジスタ形成領域58は、 図18に示すYゲート、センスアンプ3、入出力バッフ ァ5、Xアドレスデコーダ7、Yアドレスデコーダ9、 アドレスバッファ11、コントロールロジック13の少 なくともいずれかに対応している。高耐圧トランジスタ 形成領域60は、図18中に示すXアドレスデコーダ 7、Yアドレスデコーダ9、もしくはその周辺に配置さ れる書込み/消去回路及び昇圧回路に対応している。記 憶素子形成領域56が、第1の領域の一例であり、低耐 圧トランジスタ形成領域58が第2の領域の一例であ 30 り、高耐圧トランジスタ形成領域60が第4の領域の一 例である。そして記憶素子形成領域56と低耐圧トラン ジスタ形成領域58との間にあるフィールド酸化膜66 が、第1の素子分離絶縁膜の一例である。

【0036】まず、記憶素子形成領域56に形成された 記憶素子について説明する。記憶素子形成領域56にあ るシリコン基板10の主表面の上に、トンネル絶縁膜の 一例であるトンネル酸化膜14が形成されている。トン ネル酸化膜14の上に、順にフローティングゲート2 0、誘電体膜22、コントロールゲート24が積層され ている。この積層構造を挟むように、シリコン基板10 の主表面には、ソース/ドレイン30、32が形成され ている。記憶素子形成領域56には、この積層構造及び ソース/ドレイン30、32を覆うように、シリコン酸 化膜42が形成されている。シリコン酸化膜42には、 ソース/ドレイン30、32に到達するコンタクトホー ルが設けられている。シリコン酸化膜42の上に形成さ れたアルミ配線44、46は、これらのコンタクトホー ル内にまで形成され、これにより、アルミ配線44はソ ース/ドレイン30と電気的に接続され、アルミ配線4 50 6はソース/ドレイン32と電気的に接続されている。

【0037】次に、低耐圧トランジスタ形成領域58に 形成された第1の電界効果トランジスタの一例である低 耐圧トランジスタについて説明する。低耐圧トランジス タ形成領域にあるシリコン基板10の主表面の上には、 第1のゲート絶縁膜の一例であるゲート酸化膜16が形 成されている。ゲート酸化膜16の上には第1のゲート 電極の一例であるゲート電極26が形成されている。ゲ ート電極26は、ポリシリコン膜を積層した構造をして いる。ゲート電極26を挟むように、シリコン基板10 の主表面には、ソース/ドレイン34、36が形成され ている。ソース/ドレイン34、36及びゲート電極2 6を覆うようにシリコン酸化膜42が形成されている。 シリコン酸化膜42の上には、アルミ配線48、50が 形成されている。シリコン酸化膜42は、ソース/ドレ イン34、36に到達するコンタクトホールが設けられ ておりアルミ配線48、50はこれらのコンタクトホー ル内にも形成され、アルミ配線48はソース/ドレイン 34と電気的に接続され、アルミ配線50はソース/ド レイン36と電気的に接続されている。

【0038】次に、高耐圧トランジスタ形成領域60に 形成された第2の電界効果トランジスタの一例である高 耐圧トランジスタついて説明する。高耐圧トランジスタ 形成領域60にあるシリコン基板10の主表面の上に は、第2のゲート絶縁膜の一例であるゲート酸化膜18 が形成されている。ゲート酸化膜18の上には、第2の ゲート電極の一例であるゲート電極28が形成されてい る。ゲート電極28を挟むように、シリコン基板10の 主表面にはソース/ドレイン38、40が形成されてい る。ゲート電極28並びにソース/ドレイン38、40 を覆うように、シリコン酸化膜42が形成されている。 シリコン酸化膜42の上には、アルミ配線52、54が 形成されている。シリコン酸化膜42には、ソース/ド レイン38、40に到達するコンタクトホールが形成さ れており、アルミ配線52、54はそれぞれコンタクト ホール内にも形成され、これによりアルミ配線52はソ ース/ドレイン38と電気的に接続され、アルミ配線5 4はソース/ドレイン40と電気的に接続されている。

【0039】次にこの発明に従う不揮発性半導体記憶装置の製造方法の第1形態について説明する。まず図2を参照して、シリコン基板10の主表面に、フィールド酸化膜62,64,66,68を選択的に形成し、シリコン基板10の主表面を記憶素子形成領域56、低耐圧トランジスタ形成領域58、高耐圧トランジスタ形成領域58、高耐圧トランジスタ形成領域560に分ける。図3を参照して、シリコン基板10の主表面の上に、例えば熱酸化法を用いて厚さ7~17nmのシリコン酸化膜70な大を用いて厚さ7~17nmのシリコン酸化膜70な、たンネル酸化膜となる。このように、トンネル酸化膜70は、ゲート酸化膜となる。このように、トンネル酸化膜とゲート酸化膜とが同時に形成されている。な

お、以下素子形成領域56の上にあるシリコン酸化膜70をトンネル酸化膜14、低耐圧トランジスタ形成領域58の上にあるシリコン酸化膜70をゲート酸化膜16として表す。

14

【0040】図4を参照して、シリコン基板10の主表面の上に、例えばCVD法を用いて厚さ100~200nmのポリシリコン膜72を形成する。ポリシリコン膜72が、第1の導電体膜の一例である。そしてレジストをマスクとして、ポリシリコン膜72をエッチングにより選択的に除去する。この選択的除去により、高耐圧トランジスタ形成領域60の上にあるポリシリコン膜72が除去される。

【0041】図5を参照して、記憶素子形成領域56にあるポリシリコン膜72、低耐圧トランジスタ形成領域58の上にあるポリシリコン膜72及び高耐圧トランジスタ形成領域にあるシリコン酸化膜70の上に、ONO膜74を形成する。このONO膜74が、記憶素子の誘電体膜となる第1の絶縁膜の一例である。ONO膜74のO膜の部分は、例えばCVD法または熱酸化法により形成される。

【0042】図6を参照して、レジストをマスクとした エッチングにより、低耐圧トランジスタ形成領域58の 上にあるポリシリコン膜72の上のONO膜74並びに 高耐圧トランジスタ形成領域60にあるシリコン酸化膜 70及びONO膜74を除去する。このエッチング除去 により、低耐圧トランジスタ形成領域58においては、 ポリシリコン膜72が露出し、高耐圧トランジスタ形成 領域60においてはシリコン基板10の主表面が露出す 30 る。

【0043】図7を参照して、例えば熱酸化法により高耐圧トランジスタ形成領域60にあるシリコン基板10の主表面の上に、第2のゲート絶縁膜の一例である厚さ15~40nmのシリコン酸化膜76を形成する。このシリコン酸化膜76が高耐圧トランジスタのゲート酸化膜となる。この熱酸化により、低耐圧トランジスタ形成領域58にあるポリシリコン膜72の上にはシリコン酸化膜76が形成され、また、記憶素子形成領域56にあるONO膜74の上にもシリコン酸化膜76が形成される。なお、記憶素子形成領域56においては、シリコン酸化膜76の図示を省略している。高耐圧トランジスタ形成領域60にあるシリコン酸化膜76を以下、ゲート酸化膜18と表す。

【0044】図8を参照して、レジストをマスクとした エッチングにより、低耐圧トランジスタ形成領域58に あるシリコン酸化膜76を選択的に除去する。

【0045】図9を参照して、シリコン基板10の主表面全面に、例えばCVD法を用いて、第2の導電体膜の一例である厚さ100~400nmのポリシリコン膜8 50 0を形成する。なお、第2の導電体膜の他の例として、 厚さ100~200nmのポリシリコン膜と、その上に形成された厚さ100~200nmのWSi2, MoSi2, CoSi2, TiSi2などからなるシリサイドの積層構造がある。なお、高耐圧トランジスタ形成領域60に高耐圧トランジスタを形成しない場合は、図7及び図8の工程を省略し、図6に示す工程後、図9に示す工程に入る。

【0046】図10を参照して、レジストをマスクとしたエッチングにより、ポリシリコン膜80、72を選択的に除去し、記憶素子形成領域56に、コントロールゲート24及びフローティングゲート20を形成し、低耐圧トランジスタ形成領域58にゲート電極26を形成し、高耐圧トランジスタ形成領域60にゲート電極28を形成する。

【0047】図1を参照して、フィールド酸化膜62, 64,66,68、ゲート電極28、ゲート電極26及 びコントロールゲート24をマスクとして、シリコン基 板10にイオン注入をすることにより、ソース/ドレイ ン30,32,34,36,38、40を形成する。そ してシリコン基板10の主表面全面に、例えばCVD法 20 により層間絶縁膜となるシリコン酸化膜42を形成す る。層間絶縁膜としてシリコン酸化膜の代わりに、PS G膜、SOG膜またはBPSG膜を用いてもよい。PS G膜、SOG膜またはBPSG膜を単独に用いた一層構 造でもよいし、またはシリコン酸化膜、PSG膜、SO G膜またはBPSG膜を組み合わせた多層構造でもよ い。次に、レジストをマスクとしたエッチングにより、 シリコン酸化膜42を選択的に除去し、ソース/ドレイ ン30,32,34,36,38、40を露出させるコ ンタクトホールを形成する。そしてシリコン酸化膜42 の上に、例えばスパッタリング法を用いてアルミニウム 膜を形成する。このアルミニウム膜にパターニングを施 し、アルミ配線44,46,48,50,52、54を 形成する。なおアルミ配線の代わりにアルミニウムに銅 などを含んだアルミ合金配線でもよい。あるいはチタン やチタンナイトライドを含むバリアメタルとアルミ合金 とチタンナイトライドを含む反射防止膜とを積層した配 線でもよい。

【0048】図3の説明個所で説明したように、第1形態においては、記憶素子形成領域56及び低耐圧トランジスタ形成領域58の上に、同時にシリコン酸化膜70を形成する。このシリコン酸化膜70はトンネル酸化膜14及びゲート酸化膜16となる。よってトンネル酸化膜14とゲート酸化膜16とを同時に形成しているので、製造工程の簡略が図ることができる。

【0049】(第2形態)図11は、この発明に従う不揮発性半導体記憶装置の製造方法の第2形態を用いて製造した不揮発性半導体記憶装置の部分断面図である。図1に示す構造と同一の部分については同一の符号を付すことによりその説明を省略する。図11に示す構造と図

1に示す構造との違いは、図11に示す構造において、低耐圧トランジスタ形成領域58に形成された電界効果トランジスタのゲート電極26が、間にONO膜74を挟んだポリシリコン膜80及び72の積層構造という点である。

【0050】図12は、図11で示す不揮発性半導体記憶装置の部分平面図であり、図12を矢印A方向に切断した断面図が図11である。ゲート電極26を構成するポリシリコン膜80とポリシリコン膜72とは、第2の20 素子分離絶縁膜の一例であるフィールド酸化膜86の上で、コンタクトホール90内に形成されたポリシリコン膜によって電気的に接続されている。フィールド酸化膜86が位置するところが、第3の領域の一例である。図13は、図12を矢印B方向に切断した部分断面図である。図13を見ればわかるように、ポリシリコン膜80とポリシリコン膜72とは、コンタクトホール90内に形成されたポリシリコン膜により電気的に接続されている。

【0051】次に、この発明に従う不揮発性半導体記憶 装置の製造方法の第2形態を説明する。第2形態では、 第1形態の図5までと同一の工程を経てから、以下の工 程に移る。第2形態では、第1形態の図6の工程の低耐 圧トランジスタ形成領域58の上にあるポリシリコン膜 72上のONO膜74並びに高耐圧トランジスタ形成領 域60にあるシリコン酸化膜70及びONO膜74除去 にかえて、低耐圧トランジスタ形成領域58の上にある ポリシリコン膜72上のONO膜74はそのまま残し、 高耐圧トランジスタ形成領域60にあるシリコン酸化膜 70及びONO膜74のみを除去する。そして、第1形 30 態の図7の工程のように、高耐圧トランジスタ形成領域 60にあるシリコン基板10の主表面上に、熱酸化によ りシリコン酸化膜76を形成する。このとき、ONO膜 74上にはほとんど熱酸化による酸化膜は形成されない ので、第1形態の図8の工程の手段でONO膜74上の シリコン酸化膜76は除去しなくてもよい。この状態が 図14(a)に示す状態である。以下、(a)は、図1 2に示す構造の矢印 A 方向に切断した断面の工程図を示 すものであり、(b) は矢印B方向に沿って切断した断 面の工程図を示す。

【0052】図15を参照して、ポリシリコン膜72の上にONO膜74が形成されている。図14の工程の後、図15(b)に示すように、フィールド酸化膜86の上において、ONO膜74に、ポリシリコン膜72を露出させるコンタクトホール90を形成する。なお、高耐圧トランジスタ形成領域60に高耐圧トランジスタを形成しない場合は、図5に示す工程後、(b)断面のフィールド酸化膜86の上のONO膜74に、ポリシリコン膜72を露出させるコンタクトホール90を形成す

7 【0053】図16を参照して、シリコン基板10の主

表面全面に、第1形態と同じ条件でポリシリコン膜80を形成する。このポリシリコン膜80の形成により、図16(b)に示すように、ポリシリコン膜80は、コンタクトホール90内にも形成され、ポリシリコン膜72と電気的に接続される。

【0054】図17を参照して、ポリシリコン膜80及び72を選択的にエッチング除去し、記憶素子形成領域56に、コントロールゲート24及びフローティングゲート20を形成し、低耐圧トランジスタ形成領域58に、間にONO膜74を挟むポリシリコン膜80及び72の積層構造からなるゲート電極26を形成し、高耐圧トランジスタ形成領域60に、ポリシリコン膜80からなるゲート電極28を形成する。以下の工程は第1形態と同じなので説明を省略する。

【0055】この第2形態は、第1形態と同様に記憶素子のトンネル酸化膜14と第1の電界効果トランジスタのゲート酸化膜16と同一工程で形成することにより、工程の簡略化を図っている。さらに、この第2形態は、図13に示すように、ゲート電極26を構成するポリシリコン膜72との電気的接続を、フィールド酸化膜86の上で行っている。フィールド酸化膜の上は、活性領域に比べ面積的に余裕がある。よりコン膜72の幅を大きくすることができる。従って、ポリシリコン膜72の塩を大きくすることができる。ボリシリコン膜72の上のシリコン酸化膜76にコンタクトホール90を形成する際、マスク合わせに余裕ができる。

[0056]

【図面の簡単な説明】

【図1】この発明に従う不揮発性半導体記憶装置の製造方法の第1形態を用いて製造した不揮発性半導体記憶装置の部分断面図である。

【図2】この発明に従う不揮発性半導体記憶装置の製造 方法の第1形態の第1工程図である。

【図3】この発明に従う不揮発性半導体記憶装置の製造方法の第1形態の第2工程図である。

【図4】この発明に従う不揮発性半導体記憶装置の製造 方法の第1形態の第3工程図である。

【図5】この発明に従う不揮発性半導体記憶装置の製造 方法の第1形態の第4工程図である。

【図6】この発明に従う不揮発性半導体記憶装置の製造方法の第1形態の第5工程図である。

【図7】この発明に従う不揮発性半導体記憶装置の製造

方法の第1形態の第6工程図である。

【図8】この発明に従う不揮発性半導体記憶装置の製造 方法の第1形態の第7工程図である。

【図9】この発明に従う不揮発性半導体記憶装置の製造 方法の第1形態の第8工程図である。

【図10】この発明に従う不揮発性半導体記憶装置の製造方法の第1形態の第9工程図である。

【図11】この発明に従う不揮発性半導体記憶装置の製造方法の第2形態を用いて製造した不揮発性半導体記憶 10 装置の部分断面図である。

【図12】この発明に従う不揮発性半導体記憶装置の製造方法の第2形態を用いて製造した不揮発性半導体記憶装置の部分平面図であり、矢印A方向に沿って切断した断面図が、図11である。

【図13】図12を矢印B方向で切断した断面図である。

【図14】この発明に従う不揮発性半導体記憶装置の製造方法の第2形態の第1工程図である。

【図15】この発明に従う不揮発性半導体記憶装置の製 20 造方法の第2形態の第2工程図である。

【図16】この発明に従う不揮発性半導体記憶装置の製造方法の第2形態の第3工程図である。

【図17】この発明に従う不揮発性半導体記憶装置の製造方法の第2形態の第4工程図である。

【図18】この発明を適用することができるフラッシュメモリの一般的構成を示すブロック図である。

#### 【符号の説明】

10 シリコン基板

14 トンネル酸化膜

0 16,18 ゲート酸化膜

20 フローティングゲート

22 誘電体膜

24 コントロールゲート

26,28 ゲート電極

56 記憶素子形成領域

58 低耐圧トランジスタ形成領域

60 高耐圧トランジスタ形成領域

66 フィールド酸化膜


72,80 ポリシリコン膜


40 74 ONO膜

76 シリコン酸化膜


86 フィールド酸化膜


90 コンタクトホール






[図16]





【図17】



フロントページの続き

(51) Int. Cl. <sup>6</sup>

識別記号

FΙ

H O 1 L 29/788 29/792